4/5/1 (Item 1 from 1e: 351)
DIALOG(R) File 351: Derwent WPI

(c) 2002 Thomson Derwent. All rts. reserv.

007709755 **Image available**
WPI Acc No: 1988-343687/ 198848

Clock frequency multiplier circuit for VLSI - comprises combination of clock delay circuits and exclusive-OR circuits NoAbstract Dwg 2/5

Patent Assignee: FUJITSU LTD (FUIT)

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week
JP 63258112 A 19881025 JP 8792329 A 19870415 198848 B

Priority Applications (No Type Date): JP 8792329 A 19870415

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 63258112 A 10

Title Terms: CLOCK; FREQUENCY; MULTIPLIER; CIRCUIT; VLSI; COMPRISE;

COMBINATION; CLOCK; DELAY; CIRCUIT; EXCLUSIVE-OR; CIRCUIT; NOABSTRACT

Derwent Class: U22

International Patent Class (Additional): H03K-005/00

File Segment: EPI

4/5/2 (Item 1 from file: 347)

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

02641212 **Image available**

MULTIPLIER CIRCUIT

PUB. NO.: 63-258112 A]

PUBLISHED: October 25, 1988 (19881025)

INVENTOR(s): MURAKAMI NORIO

APPLICANT(s): FUJITSU LTD [000522] (A Japanese Company or Corporation), JP

(Japan)

APPL. NO.: 62-092329 [JP 8792329]
FILED: April 15, 1987 (19870415)
INTL CLASS: [4] H03K-005/00; H03K-005/13

JAPIO CLASS: 42.4 (ELECTRONICS -- Basic Circuits)

JOURNAL: Section: E, Section No. 718, Vol. 13, No. 78, Pg. 46,

February 22, 1989 (19890222)

ABSTRACT

PURPOSE: To improve the duty of a two-multiple clock by providing a delay circuit section obtaining plural delay clocks, an exclusive OR circuit section generating double frequency, a detection section detecting the operating time of the delay circuit section and a selector selecting the clock in response to the delay time.

CONSTITUTION: Delay clocks CKD1-CKD3 are extracted from even number of positions of inverters connected in series by a delay circuit section 1 receiving the input clock CK. A multiple clock generating circuit section 6 consists of an exclusive OR circuit 6 to generate two-multiple clocks CK2F1-CK2F3 with difference duty from the clock CK and the clock CKD. A delay time detection section 7 detects the real delay time of each inverter of the circuit section 1. A selector 8 selects a 2-multiple clock CK2F2 when the detected operating speed of the inverter is a standard value. When the operating speed is not the standard value, the clock CK2F1 or 3 is selected depending on the delay time. Thus, even with the dispersion of the propagation delay time of the inverter, the two-multiple frequency clock with improved duty is obtained.

19日本国特許庁(JP)

① 特許出題公開

砂公開特許公報(A)

昭63-258112

Spint Cl.

證別記号

广内整理番号

母公開 昭和63年(1988)10月25日

5/00 5/13 H 03 K

7631-5J 7631-5J

(全6頁) 発明の数 1 窑査請求 未請求

通倍回路 会発明の名称

> 酉 昭62-92329 创符

昭62(1987)4月15日 包出 瓯

神奈川県川崎市中原区上小田中1015番地 富士通株式会社 典 生 上 明 者 村

宫士通株式会社 元出 🖼

神奈川県川崎市中原区上小田中1015香地

外1名 寛 弁理士 森 田 ②代 理 人

1. 発明の名称

2. 特許請求の範囲

選延用ゲート回路を直列接続し、その動作時間 を利用して入力クロックを選ばさせ、この選ばさ れた遺址クロックと元の人力クロックとから2倍 の周波数のクロックを生成する無種回路の適倍値 路において.

逐延用ゲート回路で排成された推選延用ゲート 回路の複数の位置から抽出し、入力クロックを透 延させた選延クロックを複数額出力する選集団路 \$\$ (1) 논.

路遅延国路郎(1)から抽出された上記丞岳ク ロック毎に元の入力クロックとそれぞれ染色的質 理和をとり、入力クロックの2倍の周波数のクロ ックをそれぞれ出力する2週伯グロック発生回路 窓 (6) と.

終近廷団延越(1)で抽出された各選送クロッ クと元の入力クロックとから鉄道延回路部(1) を構成する遅延用ゲート目器の遅延時間を検出す る遺民時間独出部(1)と

旅運延時間検出部(7)で検出された遅延用ゲ 一ト回路の遅延時間に応じて、上記2通伯クロッ ク免生団路郎(6)で生成された2倍の周彼数の クロックを選択するセレクタ (8)

とを構え、各選延用ゲート回路の動作時間のば らつきの如何にかかわらず、 <u>て 選倍クロック</u>のデ ューティを改善するようにしたことを特徴とする 通伯回為.

2. 発明の評価な説明

(数要)

遊延常子を用いた選延因路と俳価的論理和包路 とを用いて2倍の周波蚊のクロックを発生させる 巣 横回器の選用図器において、 複数偏の遅延りロ ックを得る遅延回路郎と、は遅延クロックと入力 クロックとから2倍の馬泣致を生成する俳価的論

特開昭63-258112(2)

理和国路部と、運輸団路部を構成する運輸用ゲート団路の動作時間を検出する遅延時間検出部と、 選ば団路部の運輸用ゲート団路の運輸時間に応じ、 生成された2倍の関放数のクロックを選択するセ レクタとを設け、選尾用ゲート国路の動作速度の ばらつきによる2週俗クロックのデューティを改 巻するようにしたものである。

(直景上の利用分野)

本発表は、通信回路、特に大集機回路向けの通 倍回路に関するものである。

(は来の技術)

退性の分野では、人力するクロックの関連放在 2倍上げて、例えばCM | (Code Bark laversion) 符号回路に使用している。この場合、クロックを 遅延させるためにディレイ・ラインを用いる場合 しあるか、コスト、小型化の観点からすると、こ の方法は特別ではなく、製造容易な遅延素子とな り得る、例えばインパータ等を集積回路上に実現

ータの健康で構成されているので(インパータの 技績数はその情作上偶数質が選ばれる)、個々の インパータの動作時間が規格値内に製造されても。 そのばらつきのためインパータ1-1ないし1-2 Nの基接遺跡障が到5間(a) 図示の機能選 延時間に対し、例えば 1.5倍収いは 0.5倍になる ことがあり、得られた 2 退倍クロック C K 2 P が 次段のフリップ・フロップ回路 5 等を動作させる クロックを得られない欠点があった。

第5回(ir)はインパータ1~1ないし1~2 パの選絡時間が第5回(ii)回示の機準選組時間 に比べ 1.5倍遅れているときので退倍クロック C K 2 F のタイムチャートであり、"し"レベルの パルス幅が狭くなり、次段のフリップ・フロップ 回路 5 を動作させるに必要な"し"側の最小パル ス幅以下になり、第フリップ・フロップ回路 5 が 動作しなくなる風界を例示している。

えた逆に、3.5 図(v) はインパーター・1 ないし 1 ~ 2 Nの透延時間がある。図(ii) 図示の様体選延時間に止べ 0.5 伯速いと8 の 2 通信クロッ

3.4 図、3.5 図は従来の遺信図路構収とそのタ イムチャートを示しており、第4箇において。

することが異てされる。

1-1、1-2、……。しってNはインパータ・ 2は評価的論理和回路。3は入力稿子。4は出力 雄子。5はフリップ・フロップ回路を表している。

入力格子はに入力された入力クロックではは、 保政国のインパーター・1 ないしし - 2 Nによっ で第5間(i) 図示の如く選逐され、は登延クロ ックで K D と元の入力クロックで K とが集始的は 理和団編2で排始的は理和がとられると、第5回 (i) 図示の如く入力クロックで K の 2 伯の周波 数のクロックで K 2 P が出力スティへ出力される。

(発明が解決しようとする問題点)

第4回に協示された様な自動構成では、インパータ1-1ないし1-2Nによる伝発基底時間がインパータ1個の複球動作時間を落に、入力クロックCKの周期の1/4の位相分速延させるインパ

クピドでアのタイムチャートであり、" H ° レベルのパルス幅が決くなり、次良のフリップ・フロップ回路 5 を助作させるに必要な"H ° 餅の量小パルス幅以下になり、はフリップ・フロップ回路 5 が動作しなくなる展界を示している。

そのため、各インパータ1-1ないし1-2×の定義選挙時間が選集領に対し作的選界の250%以上のずれを生じたときにも無義コ島を不良品とすることがないようにフリップ・フロップ回路5等を作動させることのできるデューティの使れた2通信クロックを発生させ、製造上のばらつきによる不良品発生を回避可能な返信田島が望まれる

(問題点を解決するための手段)

派1回は本発明に係る連倍回路の販売構成図を 示しており、1は通経団器部、6は2週後クロック発生国路部、5~1ないし6~3は静他的論理 初回路、1は退延時間検出部、8はセレクタを表 している。7793、4は第4回のものに対応して ...

選延回路部1は無種回路上で製造容易なゲート 回路。例えばインパータで入力権子 5 に入力され た人力クロックCKを選延させる回路であり、直 列に接続されたインパータの偶数側の位置から遅 近クロックCKD1.CKD2.CKD3かそれ ぞれ抽出される構成となっている。選延クロック CKD2は入力降子3に入力される入力クロック 周期の論理上1/4 周期分の位相遅れとされる保敷 団のインパータの位置から抽出され、選延クロッ クCKD1はは近尾クロックCKD2の 0.5倍の 位置から抽出され、また選延クロック<u>C</u> K D 3 は は遅延クロックCKD2の 1.5倍の位置から独出 されるようになっている。これらの正味クロック C K D 1 . C K D 3 は、第4回で説明したフリッ プ・フロップ回路 5 がそれぞれ作動する 臨界パル ス幅となる茂油上の遅延クロックと考えてよい。

通信クロック発生団路部6は排他的論理和問題 6~1ないし6~3から成り、入力調子3に入力 される元の入力クロックCKと、上記選延問路部

ー3で元の入力クロックCKと染体的論理和がそれぞれとられ、パルス幅、すなわちデューティを 異にする入力クロックCKの2倍の周波数のクロックCK2F1ないしCK2F3が、雄2通倍クロック免生回路略6で生成される。

lから協出された遺跡クロックCKD1ないしC KD3とからデューティを異にする2週倍のクロックをそれぞれ発生させる団路である。

選延時間被出級「は無機団路で作られた選延門 局部」の各インパータの実選延時間を検出し、上 記述倍クロック発生回路部をで発生している2選 倍クロックのどのクロックを選定するかを定める 回路である。

セレクタをは選延時間独出部でで検出された選 延囲器部1の選延クロックCKD1ないしCKD 3 実選延時間に応じ、2 選倍クロック発生回路部 6 で発生している2 選倍クロックの出力経路を定 める回路である。

(作用)

入力増子3に入力された入力クロックCKは近 延囲路部1で選延され、選延クロックCKD1ないしCKD3が出力される。これらの選延クロックCKD1ないしCKD3は、2選倍クロック及 生世路部6内の集後的論理和世路6-1ないし6

へ出力する。

従って近延団路部1に作られるインパータの任 随近延時間のパラツキがあっても、近延時間後出 部1で実際のその伝発遅延時間を検出し、その近 延時間に応じて2週倍クロック発生回路部6で生 或された2週倍クロックCK2下1ないしCK2 ▼3の中から最近のクロックが選択され、出力箱 子4にはデューティの改善された2倍の関連数の クロックCK2下が出力される。

(実辞例)

以下回面を参照しつつ本発明の一実施例を設明する。

京 2 図は本発明に係る過俗回路の一実能例構成。 第 3 図はそのタイムチャートを示している。

第2回において、符号1、6-1ないし6-3、 8は第1回のものに対応し、3、4は第4回のも のに対応している。符号9ないし17はフリップ ・フロップ回路、18ないし26はナンド・ゲー トを表している。 選延団路移1には、入力領子3に入力される入力クロックでKの阿陽に対し論理上1/4の位相分選送するインパータの供款機の位置のから抽出された選延クロックでKD2に対し更に+50×選延するインパータの供数値の位置のから抽出された選延クロックでKD2に対し-50×選延が少ないインパータの供数値の位置のから抽出された選延クロックでKD1が出力されるようになっている。

入力は子3に入力された関放は「の入力クロックでXは、選送回路は1内の低利に接続されたインパータを伝知してゆく。このとき偶数値のインパータの位置の、の、のからそれぞれ独出された選延クロックでKD1、CKD2、CKD3と・元の入力クロックでXとが身体的論理和回路を一1、6-2、6-3にそれぞれ入力し、第3関盟示の知くパルス幅を其にする2退倍クロックでX2P1、CX2P2、CX2P1、CX2P2、

近ば回路部1を構成する各インパータが低端の鉄 作達度で作動するとき、ナンド・ゲートでしない してろとフリップ・フロップ国為して、12、1 5 の回路承後が作弊し、セレクタをは降後的論理 和団路5-2の2連倍クロックCK2F2を選択 ナる。すなわち,あ3図(A)図示のタイムチャ ートにおいて、ナンド・ゲートで2の出力CLR 2により、フリップ・フロップ国路11,12が それぞれリセットされる。その後ナンド・ゲート 21を介して得られるクロックCKIにより、フ リップ・フロップ目幕!しのデータが次及のフリ ップ・フロップ四路12へ任送され、フリップ・ フロップ回路11にTHTのデータが入れられる。 フリップ・プロップ記集!!に『H『のデータが 入れられ、かつフリップ・フロップ団路してに ・L・のデータが入れられたとき。 ナンド・ゲー ト23を介してフリップ・フロップ国路16に ・L・が人力され、これによりセレクタをは降低 約益茂和日益6-2の2通信クロックCK2F2

CK2P3はセンタタ目にそれぞれ入力される。

を選択する。

遺属圏路部1を構成する各インパータが健康の 動作達度より進くその最大選延動作速度で作動す るとる。 3.3 数 (B) 数示の如くナンド・ゲート 19の出力にしR3の。し、何のペルス特が広が り、フリップ・フロップ四路3、10に対しりも ットを掛けている時間が長くなると共に、ナンド ・ゲートしまを介して<u>フリップ・フロップ容器3.</u> 10に入力されるクロックCK3の。L。何のペ ルス幅がこれらのフリップ・フロップ回答9、し 0を動作させるのに必要な最小パルス幅より小さ くなる。このときはフリップ・フロップ目為3. 10は穴に"し"となる。この状態を検出するナ ンド・ゲート20の出力によってはフリップ・フ ロップ回路15に゜し゜のデークが入れられる。 はフリップ・フロップ世界15か。L。でフリッ プ・フロップ遊路16が「H * の条件で、セレク ₹ 8 は排他的論理和智慧を−~の出力を選択する。 **才なわち遅延団舞祭】の遺籍時間の小さい位置の** から独出された遺跡クロックCKD1そ基に作成

される2通俗クロックCK2FLを出力する。

近延遊路部1を構成する各インパータが推準の 血作速度より速くその量小運転動作速度で作動す るとき。第3回(C)直示の如く、ナンド・ゲー ト25の出力CLR1の。L。側のパルス幅は決 くなり、ナンド・ゲートともを介してフリップ・ フロップ回路11、14に入力されるクロックC Klの"L"例のパルス幅は広くなる。<u>このCL</u> Rlの"L"何のパルス幅がフリップ・フロップ 回路13、14に対しリセットを掛けるに必要な 虽小パルス幅より小さくなるため、ほフリップ・ フロップ団舞13。14は常に『H』の状態とな る。この状態を検出するナンド・ゲートで5の出 力によって、フリップ・フロップ回母17に゜し、 のデーミが入れられる。はフリップ・フロップ回 丑」~が~し~でフリップ・フロップ回路15が * H * の条件でセレクタをは弥倫的維度和日益6 - 3の出力を選択する。すなわち遺属国和部1の 選延時間の大きい位置のから輸出された選挙グロ ックCKD3を盗に作成される2週倍クロックC

持同昭 63-258112(5)

K2P3を出力する。

選ば回路部1の選ば素子として入出力反転回路のインパータを2個単位で取扱っているが、該2個単位のインパータに換え、入出力が同一該号となるパッファを選ば素子として用いることができる。このときには入出力が同一は号であるので、インパータのときと異なり任意の位置から選ばタロックを抽出することができる。

(発明の効果)


以上説明した如く、本発明によれば、遅延回路 部を視成する遅延用ゲート回路の実動作这度に応 じて、パルス幅の異なった2週億クロックをセレ クタで過度以するように構成したので、製造 れる遅延用ゲート回路の遅延時間が被準値から + 50×または-50×にばらついても、フリップ の2週億クロックを得ることができ、集後回路の 動作不良を数決することができる。

4.國国の日本な政策


第1図は本党明に係る選倍言為の原理構成認。 第2図は本党明に係る通倍哲為の一実施例国路構成。第3図はそのタイムチャート。第4図は従来 の回路構成。第3図はそのタイムチャートを示し ている。

図中、1は遅延回路部、2は排他的論理和回路、6は2週倍クロック発生回路部、6-1、5-2、6-3は排他的論理和回路、1は遅延時間放出部、8はセレクチ、9ないし17はフリップ・フロップ回路、18ないし26はナンド・ゲートを表している。

特許出職人 富士 通 株式 会 社 代 理 人 弁理士 森 田 (第 (外 1名)



·長胡の思理構成図 第 1 図



-67-

